Projet VHDL
Objectifs
- Illustration du cours: mise en oeuvre en VHDL de fonctions combinatoires et séquentielles synchrones élémentaires (compteurs, registres, affichage multiplexé, machines d'états)
- Savoir utiliser les connaissances acquises en cours et TP pour concevoir un système séquentiel décrit par un cahier des charges: Conception, réalisation VHDL et phase de test
Pré-requis nécessaires
Cours et TD de Conception numérique en VHDL
Session 1 ou session unique - Contrôle des connaissances
Modalité | Nature | Coefficient | Remarques |
---|---|---|---|
CT (contrôle terminal) | Projet | 100% | Projet VHDL |
Session 2 - Contrôle des connaissances
Modalité | Nature | Coefficient | Remarques |
---|---|---|---|
CT (contrôle terminal) | Projet | 100% | Projet VHDL |