Initiation Cadrence Layout XL / Spectre

  • See this page in english

    En bref

  • Nombre d'heures : 16
  • Code : N9EE06A

Objectifs

Apprendre à concevoir le layout d'un circuit intégré en utilisant les règles de dessin.

Savoir utiliser les outils de vérifications LVS

Savoir faire l'extraction des parasites d'un circuit

Savoir faire la simulation de la version post layout d'un circuit

Savoir analyser la comparaison circuit postlayout/idéal

Description

Au cours de cette initiation, la prise en main du logiciel professionnel de conception de circuits intégrés CADENCE se fait à l'aide d'un amplificateur opérationnel CMOS en technologie 0.35µm.

Le dessin de masques (layout) doit être réalisé en respectant les règles de dessin. Les outils de vérification DRC/LVS ainsi que les simulations post-layout prenant en compte les parasites liés aux masques sont aussi abordés.

 

Compétences visées

Aptitude à concevoir et vérifier le layout de systèmes électroniques intégrés

Aptitude à réaliser des circuits intégrés prêts à être fabriqués

Session 1 ou session unique - Contrôle des connaissances

ModalitéNatureCoefficientRemarques
CT (contrôle terminal) TP/Oral/Rapport100%RAP/TP Initiation Cadence Layout XL/Spe

Session 2 - Contrôle des connaissances

ModalitéNatureCoefficientRemarques
CT (contrôle terminal) TP/Oral/Rapport100%RAP/TP Initiation Cadence Layout XL/Spe

Contact(s)

BERNAL Olivier

Tél : 2553

Email : olivier.bernal @ enseeiht.fr

TAP Helene

Tél : 2562(LAAS), 3160(INP)

Email : Helene.tap @ enseeiht.fr

BERNAL OLIVIER
TAP HÉLÈNE

Lieu(x)

  • Toulouse

Contactez l’ENSEEIHT

L’École Nationale Supérieure d'Électrotechnique, d'Électronique, d'Informatique, d'Hydraulique et des Télécommunications

2, rue Charles Camichel - BP 7122
31071 Toulouse Cedex 7, France

+33 (0)5 34 32 20 00

Certifications

  • Logo MENESR
  • Logo UTFTMP
  • Logo INP
  • Logo INPT
  • Logo Mines télécoms
  • Logo CTI
  • Logo CDEFI
  • Logo midisup