Conception système FPGA pour traitement du signal

Objectifs

• Savoir exploiter un outil de synthèse haut niveau pour concevoir des fonctions de traitement du signal pour FPGA
• Savoir définir et optimiser une architecture de systèmes de traitement du signal (fonction TS + interfaces et gestion mémoire)
• Tester et optimiser le système sur carte FPGA

Description

• Dans ce cours, l’étudiant entre dans la peau d’un ingénieur en mission pour pour Thales Alenia Space, chargé de développer et implanter sur FPGA un analyseur de spectre. Il doit notamment remplir les tâches suivantes :
  • Analyse d’architecture de systèmes de traitement du signal
  • Création d’une IP par synthèse haut niveau en C++ (HLS)
  • Codage et synthèse de l’architecture et de l’IP en VHDL
  • Vérification
  • Implantation sur FPGA
  • Test sur carte

Pré-requis nécessaires

• Conception de systèmes logiques (UE N5EE03)
• Electronique numérique (UE N7EE08)
• Architecture des systèmes numériques (N8EE03)

Session 1 ou session unique - Contrôle des connaissances

Session 2 - Contrôle des connaissances